以前，大家造芯片时，几乎都采用的是平面结构，通过在芯片中塞进更多的晶体管，来让芯片性能变强。
所以那时候的芯片工艺术提升，靠的是微缩，即缩小晶体管的尺寸，降低晶体管与晶体管之间的距离，这样晶体管密度就变高，性能就强了。
后来大家发现，晶体管是不可能无限缩小的，晶体管之间的尺寸也是不可能无限缩小的，都是有物理极限的，这时候芯片企业们，就各想各的招了。
有些开始进行结构上的优化，比如采用3D封装，采用小芯片技术，有些直接在造芯片时，采用堆叠技术，让芯片内部呈现立体结构，这样来提高晶体管的密度。
像HBM内存，其实就是芯片堆叠技术的一种，通过3D堆栈工艺和硅通孔（TSV）技术垂直堆叠多个DRAM芯片，这样来实现性能的提升。
HBM第一代，采用的是4 层 DRAM堆叠。到了HBM2，则采用4-8层堆叠，到了HBM3时，采用的是8-12层堆叠技术，到了HBM4时，大多采用12-16层DRAM堆叠。
也因为通过堆叠技术，即使在芯片工艺没有较大提升的情况之下，也能够显著提升带宽并降低了单位数据能耗，所以成为了AI芯片的核心。
近日，SK海力士宣布，其正式启动针对英伟达（NVIDIA）下一代AI平台“Vera Rubin”供应的12层堆叠的HBM4的量产出货，2026年9月份开始，大规模量产，并提供给英伟达。
这种12层的HBM4产品，SK海力士采用了2种工艺，其核心芯片采用10nm级第五代（1b）DRAM，基础芯片则采用12nm制程技术，基于两种工艺，成功兼顾产品性能与生产成本控制。
可见，芯片堆叠技术，已经成为了当前众多芯片企业早就在应用的技术，并不是谁家的专利或专长。
另外从SK的情况来看，基于堆叠技术，哪怕不需要相当先进的工艺，也一样能够达到先进工艺的能力。
而目前我们早就有了7nm甚至更强的技术，所以理论上，我们也同样可以基于堆叠技术，实现更多的高性能芯片的制造，你觉得呢？
盛达优配提示：文章来自网络，不代表本站观点。
